# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## METHOD OF MANUFACTURING LIQUID CRYSTAL DISPLAY DEVICE

Patent Number:

JP11149093

Publication date:

1999-06-02

Inventor(s):

KOMA TOKUO; YONEDA KIYOSHI; KOMURA TETSUJI

Applicant(s)::

SANYO ELECTRIC CO LTD

Requested Patent:

☐ JP11149093

Application Number: JP19970317170 19971118

Priority Number(s):

IPC Classification:

G02F1/136; G02F1/1337; H01L29/786; H01L21/336

EC Classification:

Equivalents:

#### Abstract

PROBLEM TO BE SOLVED: To manufacture a liquid crystal display device with a wide viewing angle. SOLUTION: A gate electrode 11, a gate insulating film 12 covering it, a p-Si film 13 thereon, an interlayer insulating film 15 covering it, a drain electrode 16 and a source electrode 17 thereon are sequentially formed to form a thin film transistor, and further a flattening insulating film 18 covering the thin film transistor, a picture element electrode 19 thereon, and a vertically oriented film 31 covering it are formed. The vertically oriented film 31 is not processed by rubbing, and liquid crystal having a negative dielectric anisotropy is controlled to have an initial orientation in the direction of the normal to the substrate without having a pre-tilt. A tilting direction is controlled by an inclined electric field at the end of the picture element 19 by means of impressing a voltage. Since the rubbing processing is eliminated, the thin film transistor is prevented from dielectric breakdown.

Data supplied from the esp@cenet database - 12

#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

#### (11)特許出顧公開番号

### 特開平11-149093

(43)公開日 平成11年(1999)6月2日


(51) Int.Cl. <sup>6</sup>		識別記号		FΙ						
G 0 2 F	1/136 1/1337	500		G 0 2 F	1/136 1/1337	500	i			
H01L	29/786			H 0 1 L	29/78	612	2 Z			
	21/336					616	6 1 6 A			
				6 1 7 K						
				審查請求	大 未請才	常 請求項の数 6	OL	(全 12	頁)	
(21)出顧番	号 特願	<b>特顧平9</b> -317170		(71)出願ノ	00000	1889				
					三洋電	植株式会社				
(22)出願日	平成	9年(1997)11月18日			大阪府	大阪府守口市京阪本通2丁目5番5号				
				(72)発明者	1 小間	徳夫				
		•			大阪府	存守口市京阪本通	2丁目	5番5号	Ξ	
					洋電視	操株式会社内				
				(72)発明者	紫 米田	清				
					大阪府	持口市京阪本通	2丁目	5番5号	Ξ	
					洋電機	操株式会社内				
				(72)発明者	<b>ず</b> 小村	哲司				
			1		大阪府	守口市京阪本道	2丁目	5番5号	三	
					洋電視	株式会社内	·			
				(74)代理丿	→ 弁理士	上安富耕二	( <b>51</b> 1 :	名)		
					•					

#### (54) 【発明の名称】 液晶表示装置の製造方法


#### (57)【要約】

【課題】 広祝野角の液晶表示装置を製造する。

【課題】 基板10上にゲート電極11、これを覆うゲート 絶縁膜12、この上にドレイン電極16及びソース電極17が順次 脱15、この上にドレイン電極16及びソース電極17が順次 形成されて薄膜トランジスタが形成され、薄膜トランジ スタを覆う平坦化絶縁膜18、この上に画素電極19、これ を覆う垂直配向膜31が形成される。垂直配向膜31にはラ ビング処理が施されず、負の誘電率異方性を有する液晶 は、プレチルトを有することなく基板の法線方向に初期 配向制御される。電圧印加により、画素電極19端におい て斜め電界により傾斜方向が制御され、画素分割が行わ れる。ラビング処理が削減されているので薄膜トランジ スタの静電破壊が防がれる。



(1)



#### 【特許請求の範囲】

【請求項1】 対向配置された第1の基板と第2の基板の間に液晶が封入され、前記第1の基板または/および前記第2の基板の外側面には、偏光板が設けられてなり、前記偏光板を抜けた偏光を前記液晶にて変調することにより表示を行う液晶表示装置の製造方法において、前記第1の基板となる支持基板の対向面上に複数の薄膜トランジスタ及びその電極配線を形成する工程と、

前記薄膜トランジスタ及びその電極配線を覆って表面が平坦化された絶縁膜を形成する工程と、

前記絶縁膜に開口部を形成して、対応する薄膜トランジスタの一部を露出する工程と、

前記絶縁膜上に、前記開口部を介して前記薄膜トランジスタに電気的に接続する液晶駆動用の画素電極を形成する工程と、

前記画素電優を覆って、液晶の初期配向を制御する垂直 配向膜となる材料膜を成膜する工程と、

加熱により前記材料膜を乾燥することにより、液晶の初期配向を基板の法線方向、あるいは、法線方向から1°の範囲内に制御すべく垂直配向膜を形成する工程と、

前記第2の基板となる支持基板の対向面上に、液晶駆動 用の共通電極、及び、前記共通電極中の前記画素電極に 対向する領域内に所定の形状を有する電極不在部である 配向制御窓を形成する工程と、

前記共通電極を覆って、液晶の初期配向を制御する垂直 配向膜となる材料膜を成膜する工程と、

加熱により前記材料膜を乾燥することにより、液晶の初期配向を基板の法線方向、あるいは、法線方向から1°の範囲内に制御すべく垂直配向膜を形成する工程と、前記第1の基板と前記第2の基板とを所定の間隙をもっ

前記第1の基板と前記第2の基板の間隙に誘電率異方性が負の液晶を注入し、これを封止する工程と、

て貼り合わせる工程と、

前記第1の基根またはごおよび前記第2の基板の外側面 に偏光板を貼り付ける工程と、からなることを特徴とする液晶表示装置の製造方法。

【請求項2】 対向配置された第1の基板と第2の基板の間に液晶が封入され、前記第1の基板または/および前記第2の基板の外側面には、偏光板が設けられてなり、前記偏光板を抜けた偏光を前記液晶にて変調することにより表示を行う液晶表示装置の製造方法において、前記第1の基板となる支持基板の対向面上に薄膜トランジスタのゲート電極及びその配線を形成する工程と、前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に非晶質半導体層を成膜する工程

前記非晶質半導体層にレーザーアニールを施して多結晶 化することにより、多結晶半導体層を形成する工程と、 前記多結晶半導体層の所定領域に不純物を所定の濃度に 注入する工程と、 前記多結晶半導体層を薄膜トランジスタに必要な領域に パターニングする工程と、

前記多結晶半導体層上に第1の層間絶縁膜を形成し、前 記不純物が注入された領域上の部分を除去して開口部を 形成する工程と、

前記第1の層間絶縁膜上に、前記開口部を介して前記多結晶半導体層の前記不純物が注入された領域に各々接続する薄膜トランジスタのドレイン電極または/及びソース電極とその配線を形成する工程と、

前記薄膜トランジスタを覆う表面が平坦化された第2の 層間絶縁膜を形成し、前記薄膜トランジスタの所定の部 分の上を除去して開口部を形成する工程と、

前記第2の層間絶縁膜上に、前記開口部を介して前記薄膜トランジスタに接続する液晶駆動用の画素電極を形成する工程と、

前記画素電極を覆って、液晶の初期配向を制御する垂直 配向膜となる材料膜を成膜する工程と、

加熱により前記材料膜を乾燥することにより、液晶の初期配向を基板の法線方向、あるいは、法線方向から1~の範囲内に制御すべく垂直配向膜を形成する工程と、

前記第2の基板となる支持基板の対向面上に、液晶駆動用の共通電極、及び、前記共通電極中の前記画業電極に対向する領域内に所定の形状を有する電極不在部である配向制御窓を形成する工程と、

前記共通電極を覆って、液晶の初期配向を制御する垂直 配向膜となる材料膜を成膜する工程と、

加熱により前記材料膜を乾燥することにより、液晶の初期配向を基板の法線方向、あるいは、法線方向から1° の範囲内に制御すべく垂直配向膜を形成する工程と、

前記第1の基板と前記第2の基板とを所定の間隙をもって貼り合わせる工程と、

前記第1の基板と前記第2の基板の間隙に液晶を注入し、これを封止する工程と、

前記第1の基板または/および前記第2の基板の外側面 に偏光板を貼り付ける工程と、からなることを特徴とす る液晶表示装置の製造方法。

【請求項3】 前記第2の基板となる支持基板の対向面上に変調光を着色するためのカラーフィルター層を形成する工程を有し、前記共通電極及び前記配向制御窓は、前記カラーフィルター層上に形成されていることを特徴とする請求項1または請求項2記載の液晶表示装置の製造方法

【請求項1】 前記カラーフィルター層上に、前記カラーフィルターの保護膜を形成する工程を有し、前記共通電極及び前記配向制御窓は、前記保護膜上に形成されていることを特徴とする請求項3のいずれかに記載の液晶表示装置の製造方法。

【請求項5】 前記垂直配向膜にはラビング処理が施されていないことを特徴とする請求項1から請求項4のいずれかに記載の液晶表示装置の製造方法。

【請求項6】 前記絶縁膜は、厚みが1μm以上であることを特徴とする請求項1から請求項5のいずれかに記載の液晶表示装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、広視野角化を達成した垂直配向方式の液晶表示装置(LCD)の製造方法に関する。

#### [0002]

【従来の技術】近年、LCD、有機エレクトロルミネッセンス(EL:ディスプレイ、プラズマディスプレイ等、のフラットパネルディスプレイの開発が盛んに行われ、実用化が進められている。中でも、LCDは薄型、低消費電力などの点で優れており、既にOA機器、AV機器の分野で主流となっている。特に、各画素に画素情報の書き換えタイミングを制御するスイッチング素子としてTFTを配したアクティブマトリクス型LCDは、大画面、高精細の動画表示が可能となるため、各種テレビジョン、パーソナルコンピュータ、更には、携帯コンピュータ、デジタルスチルカメラ、ビデオカメラ等のモニターに多く用いられている。

【0003】TFTは絶縁性基板上に金属層とともに半導体層を所定の形状に形成することにより得られる電界効果型トランジスタ(FET: field effect transistor)である。アクティブマトリクス型LCDにおいては、TFTは、液晶を挟んだ一対の基板間に形成された、液晶を駆動するための各キャパシタンスに接続されている。

【0004】図10はLCDの表示画素部の拡大平面 図、図11はそのB-B線に沿った断面図である。基板 (50) 上に、Cr、Ti、Ta等のゲート電極(5) 1)が形成され、これを覆ってゲート絶縁膜(52)が 形成されている。ゲート絶縁膜(52)上には、非晶質 シリコン即ちューSi膜(53)が、ゲート電極(5 1)の上方を通過するように、島状に形成されている。 a-Si膜(53)上には、両端に不純物がドーピング されたN+型a-Si膜(53N)が形成され、オーミ ック層となっている。a-Si膜(53)のチャンネル 領域の上には、エッチストッパー(54)が残されてい る、N+a-Si膜(53N)上には、各々、ドレイン 電極(56)及びソース電極(57)が形成されてい る。これらを覆って層間絶縁膜(58)が形成され、層 間絶縁膜(58)上には、ITO (indiumtin oxid e)、あるいは、Alからなる画素電極(59)が形成 され、層間絶縁膜(58)に開口されたコンタクトホー ルを介してソース電極(57)に接続されている。この 上には、ポリイミド等の配向膜(71)が形成され、図 12に示すようにラビング処理が施されている。以上 で、TFT基板が構成されている。

【0005】TFT基板(50)に対向して配置された

整板(60)上には、フィルムレジストからなるR、G、Bのカラーフィルター(61)が形成され、各々の画素電板(59)に対向する位置に設けられている。また、画素電極(59)の間隙及びTFTに対応する位置には遮光性のフィルムレジストからなるブラックマトリクス(61BM)が形成されている。これらカラーフィルター(61)及びブラックマトリクス(61BM)上には、1T〇等の共通電極(62)が形成されている。以上運電極(62)上には、基板(50)側と同じ配向膜(72)が設けられ、ラビング処理が施されている。以上で、対向基板が構成されている。

【0006】これらTFT基板(50)および対向基板(60)の間には、液晶層(80)が装填され、画素電極(59)と共通電極(62)間に印加された電圧によって形成された電界強度に応じて液晶分子(81)の向き即ち配向が制御される。基板(50)および(60)の外側には、不図示であるが、偏光板が設けられており、偏光軸を直交させた配置とされている。これら偏光板間を通過する直線偏光は、各表示画素毎に異なる配向に制御された液晶層(80)を通過する際に変調され、所望の透過率に制御される。

【0007】図13および図14に対向基板の製造方法を示す。まず図13(a)の工程では、基板(60)上にR、G、Bのカラーフィルター(61R、61G、61B)を形成する。Rのカラーフィルター(61R)は、ます、Rのフィルムレジストを貼り付け、これを日の表示画素に対応した形状に感光して現像することにより形成する。Gのカラーフィルター(61G)、および、Bのカラーフィルター(61B)も同様に形成する。これらカラーフィルター(61R、61G、61B)は各々対応する画素電極(59)よりもやや小さめに形成されている。

【0008】続く図13(b)の工程で、遮光性のフィルムレシストを貼り付け、次の図13(c)の工程で、フィルムレジストを画素間に対応した形状に感光して現像することにより、カラーフィルター(61R、61G、61B)の間隙にブラックマトリクス(61BM)を形成する。このブラックマトリクス(61BM)は、画素電優(59)間よりもやや大きめに形成されている。

【0009】次の図14(d)の工程で、ITOを成膜し、共通電極(62)を形成する。更に、図14(e)の工程で、ボリイミドを印刷により成膜し、ベーキングすして乾燥した後、ラビング処理、即ち、液晶にプレチルトを付与すべく、布等を用いて矢印方向に擦ることにより配向膜(72)を形成する。ここに挙げた例では、液晶は負の誘電率異方性を有しており、配向膜(71.72)は、液晶の初期配向を、基板の垂直方向に制御した垂直配向膜である。この場合、電圧無印加時には、一方の偏光板を抜けた直線偏光は、液晶層(80)を通過

して他方の偏光板により遮断されて表示は黒として認識 され、電圧印加時には、一方の偏光板を抜けた直線偏光 は、液晶層(80)にて複屈折を受け、楕円偏光に変化 して他方の偏光板を通過し、表示は白に近づいていく。 この方式は、ノーマリブラック (NB) モードと呼ばれ る。特に、垂直配向膜(71、72)はラビング処理が 施され、液晶分子(81)の初期状態における向きが、 法線方向から僅かの傾斜 (プレチルト) をもって制御さ れている。こ()プレチルト角 $(\theta)$ は、通常、1°から 5 にされている。液晶分子(81)は電気的に一軸性 であり、電界方向とのなす角度は、電界強度により決定 されるが、電界方向を軸とした方位角は制御されない。 負の誘電率異力性を有する液晶分子(81)は、電界方 向と異なる方向に向かって傾くが、プレチルトを付与す ることで、電圧印加により、プレチルト方向に向かって 一律に傾斜するように仕向けられる。このように、プレ チルト角を付与して液晶分子(81)が傾斜する向きが 揃うように制御することにより、液晶の配向が平面方向 に関してばらつくことを抑え、表示品位が低下すること を防いでいる

【0010】また、ブラックマトリクス(6,1BM)は、表示画素間の電圧が印加されない領域において、プレチルトが付与された液晶により複屈折が生じて不要な光が抜けて、コントラスト比を低下させることを防ぐ目的で設けられている。

#### [0011]

【発明が解決しようとする課題】負の誘電率異方性を有する液晶は電界方向に対して配向方向が電界方向と垂直になるように配向を変化する。この時、液晶は電界に抗する作用を発生するが、このような液晶の垂直配向からの変化は、一般にTN等の正の誘電率異方性を有する液晶が平行配向から変化する場合よりも、安定性が悪い。特に、TFTやカラーフィルター層の段差に起因した配向膜(71、72)との接触界面における凹凸は、配向変化に影響を及ぼし、表示品位の悪化を招く。

【0012】また、図12および図14(e)に示すように、従来では、垂直配向膜(71,72)にラビング処理を施すことにより、図11に示すように、液晶の初期配向にプレチルト( $\theta$ )を付与しているため、電圧印加時には、全ての液晶分子(81)はプレチルトの方向(図11では右方向)に傾斜する。このため、例えば、図11の右上方向からの視認と、左上方向からの視認の場合とでは、液晶分子(81)の傾斜角度が相対的に異なり、透過率が変化して見える。このため、輝度あるいはコントラスト比が視る方向によって変化する、いわゆる視角依存性の問題がある。

【0013】また、対向基板(60)側に形成されたブラックマトリクス(61FM)は、画素電極(59)間の領域を漏れなく覆わなければならないため、TFT基板(50)側との貼り合わせ時のずれを考慮して、大き

めに形成されている。このため、有効表示領域が縮小し、開口率が低下する問題もあった。更に、TFT基板側の垂直配向膜(71)を形成するためのラビング処理は、TF「の静電破壊を招き、表示不良となり、歩留より低下の原因となっていた。また、ラビング処理工程は、ラヒング処理、ラビング後洗浄等の工程からなり、製造コストの増大を招いていた。

#### [001 | ]

【課題を解決するための手段】本発明はこの課題を解決 するために成され、対向配置された第1の基板と第2の 基板の間に液晶が封入され、前記第1の基板または。お よび前記第2の基板の外側面には、偏光板が設けられて なり、前記偏光板を抜けた偏光を前記液晶にて変調する ことにより表示を行う液晶表示装置の製造方法におい て、前記第1の基板となる支持基板の対向面上に複数の 薄膜トランジスタ及びその電極配線を形成する工程と、 前記薄膜トランジスタ及びその電極配線を覆って表面が 平坦化された絶縁膜を形成する工程と、前記絶縁膜に開 口部を形成して、対応する薄膜トランジスタの一部を露 出する工程と、前記絶縁膜上に、前記開口部を介して前 記薄膜トランジスタに電気的に接続する液晶駆動用の画 素電極を形成する工程と、前記画素電極を覆って、液晶 の初期配向を制御する垂直配向膜となる材料膜を成膜す る工程と、加熱により前記材料膜を乾燥することによ り、液晶の初期配向を基板の法線方向、あるいは、法線 方向から1°の範囲内に制御すべく垂直配向膜を形成す る工程と,前記第2の基板となる支持基板の対向面上 に、液晶駆動用の共通電極、及び、前記共通電極中の前 記画素電極に対向する領域内に所定の形状を有する電極 不在部である配向制御窓を形成する工程と、前記共通電 極を覆って、液晶の初期配向を制御する垂直配向膜とな る材料膜を成膜する工程と、加熱により前記材料膜を乾 燥することにより、液晶の初期配向を基板の法線方向。 あるいは、法線方向から1°の範囲内に制御すべく垂直 配向膜を形成する工程と、前記第1の基板と前記第2の 基板とを所定の間隙をもって貼り合わせる工程と、前記 第1の基板と前記第2の基板の間隙に誘電率異方性が負 の液晶を注入し、これを封止する工程と、前記第1の基 板または および前記第2の基板の外側面に偏光板を貼 り付ける工程と、からなる構成である。

【0015】また、対向配置された第1の基板と第2の基板の間に液晶が封入され、前記第1の基板または、および前記第2の基板の外側面には、偏光板が設けられてなり、前記偏光板を抜けた偏光を前記液晶にて変調することにより表示を行う液晶表示装置の製造方法において、前記第1の基板となる支持基板の対向面上に薄膜トランジスタのゲート電極及びその配線を形成する工程と、前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に非晶質半導体層を成膜する工程と、前記ゲート絶縁膜上に非晶質半導体層を成膜する工程と、前記ゲート絶縁膜上に非晶質半導体層にレーザーアニールを施して

多結晶化することにより、多結晶半導体層を形成する工 程と、前記多結晶半導体層の所定領域に不純物を所定の。 濃度に注入する工程と、前記多結晶半導体層を薄膜トラ ンジスタに必要な領域にハターニングする工程と、前記 多結晶半導体層上に第1の層間絶縁膜を形成し、前記不 純物が注入された領域上の部分を除去して開口部を形成 する工程と、前記第1の層間絶縁膜上に、前記開口部を 合かして前記多結晶半導体層の前記不純物が注入された領 域に各々接続する薄膜トランジスタのドレイン電極また は、およびソース電極とその配線を形成する工程と、前 記薄膜トランジスタを覆う表面が平坦化された第2の層 間絶縁膜を形成し、前記薄膜トランジスタの所定の部分 の上を除去して開口部を形成する工程と、前記第2の層 間絶縁膜上に、前記開口部を介して前記薄膜トランジス 夕に接続する液晶駆動用の画素電極を形成する工程と、 前記画素電極を覆って、液晶の初期配向を制御する垂直 配向膜となる材料膜を成膜する工程と、加熱により前記 材料膜を乾燥することにより、液晶の初期配向を基板の 法線方向、あるいは、法線方向から1°の範囲内に制御 すべく垂直配向膜を形成する工程と、前記第2の基板と なる支持基板の対向面上に、液晶駆動用の共通電極、及 び、前記共通電極中の前記画素電極に対向する領域内に 所定の形状を有する電極不在部である配向制御窓を形成 する工程と、前記共通電極を覆って、液晶の初期配向を 制御する垂直配向膜となる材料膜を成膜する工程と、加 熱により前記材料膜を乾燥することにより、液晶の初期 配向を基板の法線方向、あるいは、法線方向から1°の 範囲内に制御すべく垂直配向膜を形成する工程と、前記 第1の基板と前記第2の基板とを所定の間隙をもって貼 り合わせる工程と、前記第1の基板と前記第2の基板の 間隙に液晶を注入し、これを封止する工程と、前記第1 の基板または および前記第2の基板の外側面に偏光板 を貼り付ける工程と、からなる構成である。

【0016】これにより、画素電極の端部に生じる斜め 方向電界、および、配向制御窓に生じる無電界領域にお いて、液晶の配向の傾き方向が良好に制御され、画素分 割が行われて視角依存性が低減される。特に、前記垂直 配向膜にはラビング処理が施されていない構成である。 これにより、液晶の初期配向方向が、基板の法線方向、 あるいは、法線方向から1°の範囲内に収められ、画素 電極の端部および配向制御窓における電界作用よる液晶 の配向の制御が妨げられることなく良好に行われる。

【0017】特に、前記絶縁膜は、厚みが1μm以上で ある構成である。これにより、画素電極端部および配向 制御窓における電界により液晶の配向制御作用が、薄膜 トランジスタおよびその電極配線からの電界の影響によ り妨げられることが防がれ、良好な画素分割が行われ

#### [0018]

【発明の実施の形態】図1から図4に本発明の実施の形

態にかかるLCDのTFT基板の製造方法を示す。ま ず、図1 (a) の工程において、基板(10)上にC r、Ti. Ta等をスパッタリングにより成膜し、これ をエッチングすることにより、ゲート電極(11)を形 成する.

【0019】図1(b)の工程において、ゲート電極 (11)を覆って全面に、プラズマCVDによりSiN ×及びSiO2からなるゲート絶縁膜(12)を形成 し、引き続き、連続してプラズマCVDによりアモルフ ァスシリコン(a-Si)(13a)を成膜する。a-Si(13a)は、材料ガスであるモノシランSiH 1、あるいは、ジシランSi2H4を400°程度の熱及 びプラスマにより分解堆積することで形成される。 【0020】図1(c)の工程において、レーザーアニ ールを行うことにより、 a-Si(13a)を結晶化し て、p Si (13)を形成する。レーザーアニール は、例えばパルスレーザーのラインビーム走査により行

われるが、基板温度が600℃以下の比較的低温で行う

ことがてきるので、基板(10)として比較的安価な無

アルカリガラス基板を用いることがき、低コストのプロ

セスが実現される。

【0021】図2(d)の工程において、p-S1-(1 3)が形成された基板上に、SiO2を成膜し、これを 裏面露光法を用いてエッチングすることにより、ゲート 電極(11)の上方に注入ストッパ(14)を形成す。 る。裏面露光は、SiO2の上にレジストを塗布し、こ れを基板(10)の下方から露光を行うことにより、ゲ ート電板(11)を影を利用した形状に感光し、現像す ることで行われる。この注入ストッパ(14)をマスク ヒして、p-Si(13)に対して、N型の導電形を示 す燐(I)のイオン注入を、10の13乗程度の低ドー ズ量に行い、注入ストッパー(14)が形成された領域 以外を低濃度にドーピングする(N-)。この時、注入 ストッパ(14)直下即ちゲート電極(11)の直上領 域は真性層に維持され、TFTのチャンネル領域(ご H)となる。注入ストッパ(14)をエッチングしたと きのレジストはイオン注入時には残しておき、イオン注 入後に剥離してもよい。

【0022】図2(e)の工程において、ゲート電極 (11)よりも少なくともチャンネル長方向に大きなレ ジスト (RS) を形成し、これをマスクとして、p-S i (13) に対する燐 (P) のイオン注入を、10の1 5乗程度の高ドーズ量に行い、レジスト (RS)以外の 領域を高濃度にドーピングする(N+)。この時、レジ スト(RS)の直下領域には、低濃度領域(N-)及び チャンネル領域(CH)が維持されている。これによ リ、チャンネル領域(CH)の両側に各々低濃度のLD **領域(L D )を挟んで高濃度のソース及びドレイン領域** (NS、ND)が位置したLDD構造が形成される。

【0023】レジスト(RS)の剥離後、不純物イオン

のドーピングを行ったpーSi膜の結晶性の回復と、不純物の格子置換を目的として、加熱、あるいはレーザー照射等の活性化アニールを行う。図3(f)の工程において、このpーSi(13)をエッチングすることによりTFTの必要領域にのみ残し島状化した後、SiNx等からなる層間絶縁層(15)を形成し、ソース及びドレイン領域(NS、ND)に対応する部分をエッチングで除去することによりコンタクトホール(CT)を形成し、pーSi(13)を一部露出させる。

【0024】図3(g)の工程において、A1/Moを スパックリングにより成膜し、これをエッチングするこ とにより、各 " コンタクトホール (CT) を介してソー ス領域(NS)に接続するソース電極(17)、及び、 ドレイン領域(ND)に接続するドレイン電極(16) を形成する。TFTはここで完成する。更に図4(h) の工程において、TFTを覆って厚み1μmの感光性の アクリル樹脂を被覆して平坦化絶縁膜(18)を形成 し、これを露光および現像することにより、表示画素部 にコンタクトホールを形成してソース電極(17)の上 方を露出した後、ITO (indium tin oxide)、あるい は、A1をスパッタリングにより成膜して、これをエッ チングすることでソース電極(17)に接続する画素電 極(19)を形成する。平坦化絶縁膜(18)は、他 に、SOG、LPSG等を用いることも可能で、この場 合、コンタクトホールはエッチングにより形成すること ができる。

【0025】図4(i)の工程において、ポリイミドを 印刷により塗布成膜し、80°、10分でプリベークを 行い、引き続き、1801、30分で本ベークを行って 乾燥することにより垂直配向膜(31)を形成する。以 上の工程により、TFT基板が完成する。続いて、図5 および図6を用いて対向基板側の製造方法を説明する。 まず、図5(a)の工程において、基板(20)上に、 R、G、Bのカラーフィルター(21R, 21G, 21 B)を形成する。Rのカラーフィルター(21R)は、 まず、感光性のRのフィルムレジストを貼り付け、これ をRの表示画素に対応した形状に感光して現像すること により形成する Gのカラーフィルター (21G)、お よび、Bのカラーフィルター(21B)を同様に形成す る。このカラーフィルター (21R, 21G, 21B) は、少なくとも各々対応する画素電極(19)よりも大 きく形成されている。

【0026】図5(b)の工程において、これらカラーフィルター(21R, 21G, 21B)を覆って、アクリル樹脂を形成することで、これらカラーフィルター(21R, 21G, 21B)の保護膜(22)を形成する。保護膜(22)は共通電極(23)の下地の平坦化膜も兼ねている。図6(c)の工程において、ITOをスパッタリングにより成膜し、これをエッチングすることにより、共通電極(23)および共通電極(23)中

に電極不在部である配向制御窓(24)を形成する。 【0027】図6(d)の工程で、ポリイミドを印刷に一・ より塗布成膜し、80°で10分のプリベークを行い、 引き続き、180°で30分の本ベークを行って乾燥す ることにより、垂直配向膜(32)を形成する。以上の 工程により、対向基板が完成される、上述のように製造 されたTFT基板と対向基板は、4 Am程度の間隔をも って周縁部に設けたシール材により貼り合わされ、間に 液晶層(40)が密封される。図7は、本発明の製造方 法により製造されたLCDの表示画素部の平面図であ り、図8はそのA-A線に沿った断面図である。対向基 板側のカラーフィルター (21日, 21日, 21日) は、TFF基板側の画素電極(19)に各々対向する位 置にある。また、配向制御窓(24)は、図7に示され ているように、画素電極(19)に対向する領域内にお いて、画素の中央部を縦断するとともに、そこから45 で程度の角度をもって二股に別れて画素の角部へ向かっ た形状とされている。

【0028】なお、図示は、省いたが、基板(10)及び基板(20)の外側面には、偏光板が貼り付けられる。ここに挙げたTFTは、能動層に用いる半導体層として、それまで多用されてきた非晶質シリコン(a-Si)の代わりに多結晶シリコン(p-Si)を用いている。このp-SiTFTはオン電流が大きく、TFTサイズの小型化が図られ、開口率の向上や高精細化が達成される。また、p-SiTFTは動作速度が速く、画素部のみならず、周辺の駆動回路(ドライバー)をも同一地板上に一体形成することが可能となり、ドライバー内載型LCDが作製されるに至っている。

【0029】図9に、ドライバー内蔵型してDの構成を 示す。中央部には、ゲート電極(11)に接続されたゲ ートライン(1)と、ドレイン電極(16)に接続され たドレインライン(2)が交差配置され、その交差部に は、TFF(3)及びTFT(3)に接続された画素電 恆(4)が形成され、表示部となっている。 画素部の周 辺にはゲートライン(1)に走査信号を供給するゲート ドライバー(5)、及び、ドレインライン(2)に画素 信号を供給するドレインドライバー(6)が形成されて いる。これら表示部、ゲートドライバー(5)およびド レインドライバー(6)は、同一の基板上に形成されて いる。一方、液晶を間に挟んだ別の基板上には共通電極 (7)が形成されている。これら共通電極(7)および 液晶が画素電極(4)により区画される形で、表示画素 が構成されている。なお、周辺ドライバー部は、図8と 同じ構造のTFTのNーchとPーchからなるCMO Sが構成されてなる。ただし、PechTFTについて は、LD領域(LD)は形成されない。

【0030】本発明では、図4(i)及び図6(d)に示す工程より明らかな如く、垂直配向膜(31.32)には、ラビング処理が施されておらず、図8に示されて

いるように、アレチルト角は1°以内、理想的には0° とされている。即ち、微小範囲内の平均的な配向を示す 配向ベクトルは、初期状態において法線方向に一致する か、または、1°の範囲内にある、従って、電圧印加時 においても、表示画素間では、液晶分子(41)は法線 方向、または、法線方向から1°の範囲内に向いている

【0031】この構成で、電圧を印加すると、画素電極(19)と共通電極(23)間に電界(42)が形成され、液晶分子(41)は傾斜するが、画素電極(19)から共通電極(23)側へ向かって斜めに傾いた形状になる。このため、液晶分子(41)は、最短で電界(42)から傾斜するように配向を変化する。即ち、従来の如くプレチルトにより付与された指向性に依ることなく、斜め電界の作用により画素電極(19)の内側方向に向かって傾斜する。図7に示されるように、画素電極(19)の4辺について同様に内側に向かって傾斜する。

【0032】また、配向制御窓(24)では、共通電極(23)が不在であるので電圧印加によっても電界が形成されず、配向制御窓(24)の領域内では、液晶分子(41)は初期配向状態に固定される。画素電極(19)の4辺にで制御された配向は、液晶の連続体性のため、画素電極(19)の中央領域にまで及ぶが、これら液晶の配向が異なる領域の境界は配向制御窓(24)上で固定される。即ち、図7において、配向制御窓(24)により仕切られた表示画素内の各小領域では、液晶の配向は各々異なる4つの方向に向いており、いわゆる画素分割が行われている。従って、一つの表示画素に関して、透過率の異なる各小領域が平均化されて認識されるので、あらゆる視角に対しても一定の輝度で視認され、視角依存性が解消される。

【0033】特に、本発明では、TFT基板側の平坦化 絶縁膜(18)及び対向基板側の平坦化保護膜(22) は、各々画素電極(19)及び共通電極(23)の下地 として平坦性を高める働きをしており、上述の配向制御 を更に良好なものとしている。特に、負の誘電率異方性 を有する液晶が垂直配向から変化する際、電界との相互 作用、即ち、電界に抗する作用を発生する時に、良好な 配向変化を促す。また、高精細LCDにあって、TFT あるいはカラーフィルター層(61)の凹凸が相対的に 大きくなることを考慮して、これらの段差を緩和するこ とで、液晶層(80)との接触界面の平坦性を高め、配 向の均一性をより高め、表示品位を向上している。

【0034】また、平坦化絶縁膜(18)は膜厚が1μ m程度と厚く形成されており、液晶は、その下のTFT およびその電柄ライン(1, 2, 16, 17)の電界の 影響を受けにくく、前述の如く、画素電極(19)の端 部における斜が方向電界(42)、および、配向制御窓 (24)における無電界との合同作用による画素分割が 極めて良好に行われる。

【0035】ここで、配向制御窓(24)の幅を十分に大きくすることで、図8に示すように配向制御窓(24)の端部においても斜め方向電界(42)が生じる。この場合、図7に示すような配向制御窓(24)の形状においては、画素電極(19)の端部における液晶分子(41)の傾斜方向とは、任意の領域について同一、あるいは、少なくとも45~以内に収められており、画素電極(19)の端部における配向制御作用と配向制御窓(24)の端部における配向制御作用とは、して仕切られた表示画素の各小領域では、画素電極(19)端部および配向制御窓(24)端部および配向制御窓(24)端部および配向制御窓(24)端部および配向制御窓(24)端部および配向制御窓(24)端部および配向制御窓(24)端部および配向制御窓(24)端部および配向制御窓(24)端部および配向制御窓(24)端部が揃え

【0036】一方、対向基板(20)側には、従来の図 10および図11に示すようなブラックマトリクス(6 1BM)は設けられていない。これは、本発明において、液晶分子(41)が、初期状態において法線方向あるいは法線方向から1°以内にあるので、画素電極(19)間において、プレチルト角による光抜けが抑えられ、液晶と偏光板により完全に遮光されるためである。このため、対向基板(20)側に、貼り合わせずれを考慮した大きめの遮光膜を形成する必要が無くなるので、遮光膜により有効表示領域が縮小して開口率が低下することが防がれる。

【0037】また、TFT基板製造の図4(i)の工程、即ち、垂直配向膜(31)の形成において、ラビング処理を行っていない。このため、ドライバー内蔵型においては、ドライバー部(5,6)にはTFTが密集しており、画素部に比べて格段に多く、この中の一つのTFTでも静電破壊されると表示不良になるが、ラビング処理を削減したことで、このような問題が防がれ、歩留まりが向上する。

#### [0038]

【発明の効果】以上の説明から明らかな如く、本発明で、電界制御による良好な画素分割が行われ、視角依存性が低減し、表示品位が向上した。また、ラビング処理工程が削除されたので、製造コストが削減されるとともに、静電気の発生が防がれ、歩留まりが向上した。更に、遮光膜が不要とされたので、開口率が上昇した。ラビング工程が無くされたことで、製造コストを削減することができた。

#### 【図面の簡単な説明】

【図1】 本発明の実施の形態にかかる製造方法を示す工 程断面図である。

【図2】 本発明の実施の形態にかかる製造方法を示す工程断面図である。

【図3】本発明の実施の形態にかかる製造方法を示す工

程断面図である。

(b)

【図4】本発明の実施の形態にかかる製造方法を示す工程 断面図である。

【図5】本発明の実施の形態にかかる製造方法を示す工程断面図である。

【図6】本発明の実施の形態にかかる製造方法を示す工 程断面図である。

【図7】本発明の実施の形態かかる液晶表示装置の平面 図である。

【図8】図7のA-A線に沿った断面図である。

【図9】液晶表示装置の構成図である。

【図10】従来の液晶表示装置の平面図である。


【図11】図10のB-B線に沿った断面図である。

【図12】従来の液晶表示装置の製造方法を示す工程断面図である。


【図13】従来の液晶表示装置の製造方法を示す工程断面図である。

【図14】従来の液晶表示装置の製造方法を示す工程断面図である。

【図1】



12



【符号の説明】

1 ゲートライン

2 ドレインライン

10 基板

11 ゲート電極

13 p-Si

16 ドレイン電極

17 ソース電極

18 平坦化絶縁膜

19 画素電極

20 基板

21 カラーフィルター

22 保護膜

23 共通電極

24 配向制御電極


31.32 垂直配向膜


40 液晶層


41 液晶分子

12 電界

【図2】









•


【図7】




[28]




【図9】




【図10】



【図12】



【図11】



【図13】

[2]14]

